


DE0-Nano [Altera Cyclone IV]

Guía rápida de programación

Definición de Pines.....	1
Programación desde Quartus	2
Pines DE0nano	4
Instalar Drivers – Windows.....	5

Definición de Pines

1. Compilar el diseño y verificar que no hay errores
2. Abrir el **Pin Planner** en el menú **Assignments**



3. Completar el pin de hardware correcto para cada puerto de entrada y salida (Nodes) en la tabla, seleccionándolo de la lista de la columna **Location**.

Si faltan puertos, asegurarse que la compilación fue exitosa. Se recomienda no usar pines bidireccionales a nivel hardware, a menos que aseguren que el diseño de hardware lo soporta.

Pin Planner - C:/My_Designs/test2025/test2025 - test2025

File Edit View Processing Tools Window Help

Report not available

Groups Report

Tasks

- Early Pin Planning
 - Early Pin Planning...
 - Run I/O Assignment Analysis...
 - Export Pin Assignments...
 - Pin Finder...

Top View - Wire Bond
Cyclone IV E - EP4CE22F17C6

Pin Legend

- Symbol Pin Type
- User I/O
- User assigned I...
- Fitter assigned I...
- Unbonded pad
- Reserved pin
- Other ...
- DEV_OE
- DEV_CLR
- DIFF_n
- DIFF_p
- DQ
- DQS
- CLK_n
- CLK_p
- Other PLL
- Other dual ...

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Difference
BTNO	Input	PIN_J15	5	B5_NO	PIN_J15	2.5 V		8mA (default)		
BTN1	Input	PIN_E1	1	B1_NO	PIN_E1	2.5 V		8mA (default)		
EXTCLK	Input	PIN_R8	3	B3_NO	PIN_R8	2.5 V		8mA (default)		
LEDS[7]	Output	PIN_L3	2	B2_NO	PIN_L3	2.5 V		8mA (default)	2 (default)	
LEDS[6]	Output	PIN_B1	1	B1_NO	PIN_B1	2.5 V		8mA (default)	2 (default)	
LEDS[5]	Output	PIN_F3	1	B1_NO	PIN_F3	2.5 V		8mA (default)	2 (default)	
LEDS[4]	Output	PIN_D1	1	B1_NO	PIN_D1	2.5 V		8mA (default)	2 (default)	
LEDS[3]	Output	PIN_A11	7	B7_NO	PIN_A11	2.5 V		8mA (default)	2 (default)	
LEDS[2]	Output	PIN_B13	7	B7_NO	PIN_B13	2.5 V		8mA (default)	2 (default)	
LEDS[1]	Output	PIN_A13	7	B7_NO	PIN_A13	2.5 V		8mA (default)	2 (default)	
LEDS[0]	Output	PIN_A15	7	B7_NO	PIN_A15	2.5 V		8mA (default)	2 (default)	

Named: * Edit: X

Filter: Pins: all



Zooms in and out. Hold Shift to zoom out.

0% 00:00:00

Para una lista de pines disponibles en la placa, ver ➡ Pines


Programación desde Quartus

1. Asegurarse que todos los puertos de entrada y salida están asignados,  **Definición de Pines**
Asegurarse que el diseño compila correctamente (todos los pasos) al usar **Processing > Start Compilation**. El resultado debe ser todo correcto




Task	Time
Compile Design	00:00:28
Analysis & Synthesis	00:00:13
Fitter (Place & Route)	00:00:07
Assembler (Generate programming files)	00:00:03
Timing Analysis	00:00:03
EDA Netlist Writer	00:00:02
Edit Settings	
Program Device (Open Programmer)	

2. Conectar la FPGA usando el cable USB y abrir el programador en el menú **Tools > Programmer**



3. Si no aparece USB-Blaster seleccionado, elegir **Hardware Setup**, y en la ventana elegir **USB-Blaster [USB-0]** en la lista *Currently selected* y elegir **Close**



➔ Si solo aparece la opción **No Hardware**, ver la sección *Instalar Drivers – Windows*

Si no aparece ningún archivo en la lista, elegir **Add File...** y elegir el archivo .sof de su diseño en la carpeta \output_files\


4. Una vez seleccionada la interfaz de hardware, se puede validar que el dispositivo (modelo de FPGA) es el correcto usando **Auto Detect**.

Asegurarse que el modelo de FPGA en la columna **Device** coincide con la FPGA a usar

5. Usar **Start** para cargar el diseño en la FPGA

Esto usa la RAM interna de la FPGA, por lo que el diseño no queda almacenado si se interrumpe la alimentación de la FPGA.

La barra **Progress** debería marcar successful luego de programar



Pines DEOnano


Para la lista completa y los esquemáticos de conexión, ver el [manual de usuario DE0-Nano \(pdf\)](#)

NOMBRE	PIN FPGA	DIRECCIÓN	DESCRIPCIÓN
CLOCK_50	PIN_R8	Input	Clock 50MHz
BTN0	PIN_J15	Input	Botón 0 - Activo Bajo - con debounce
BTN1	PIN_E1	Input	Botón 1 - Activo Bajo - con debounce
LED0	PIN_A15	Output	Led Verde 0 - Activo Alto
LED1	PIN_A13	Output	Led Verde 1 - Activo Alto
LED2	PIN_B13	Output	Led Verde 2 - Activo Alto
LED3	PIN_A11	Output	Led Verde 3 - Activo Alto
LED4	PIN_D1	Output	Led Verde 4 - Activo Alto
LED5	PIN_F3	Output	Led Verde 5 - Activo Alto
LED6	PIN_B1	Output	Led Verde 6 - Activo Alto
LED7	PIN_L3	Output	Led Verde 7 - Activo Alto


Instalar Drivers – Windows

Si la FPGA no aparece como **USB Blaster**, es posible que Windows no tenga los drivers correctos


1. Verificar que la FPGA es reconocida correctamente:
 - a. En el Menú de Windows, buscar *Administrador de Dispositivos (Device Manager)*




- b. Debería figurar un dispositivo con error 🚩 **USB-Blaster** en la lista de *Otros Dispositivos*:




- c. Si no aparece, utilizar otro cable USB u otro puerto en la PC
2. Seleccionar el dispositivo *USB Blaster* con el botón derecho del mouse y elegir **Actualizar Controlador** (Update driver)



3. Seleccionar **Examinar Mi PC...** y en la pantalla siguiente, colocar la carpeta donde está instalado Quartus, usualmente `C:\intelFPGA_lite\`



4. Windows debería encontrar el driver correcto e instalarlo automáticamente. Luego de esto debería aparecer un dispositivo llamado **Altera USB-Blaster** en la lista de *Controladores USB*



5. Verificar que en el programador de Quartus, dentro de **Hardware Setup**, aparece la opción **USB Blaster [USB-0]**

